文件名称:cpu
下载
别用迅雷、360浏览器下载。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
介绍说明－－下载内容均来自于网络，请自行研究使用
包括1) 时钟发生器
2) 指令寄存器
3) 累加器
4) RISC CPU算术逻辑运算单元
5) 数据控制器
6) 状态控制器
7) 程序计数器
8) 地址多路器
-1) clock generator 2) instruction register 3) accumulator 4) RISC CPU arithmetic logical unit 5) of the data controller 6) state controller 7), the program counter 8) address multiplexer相关搜索： CPU
VHDL
8
CPU
VHDL
2) 指令寄存器
3) 累加器
4) RISC CPU算术逻辑运算单元
5) 数据控制器
6) 状态控制器
7) 程序计数器
8) 地址多路器
-1) clock generator 2) instruction register 3) accumulator 4) RISC CPU arithmetic logical unit 5) of the data controller 6) state controller 7), the program counter 8) address multiplexer相关搜索： CPU
VHDL
8
CPU
VHDL
(系统自动生成,下载前可以参看下载内容)
下载文件列表
cpu\CPU.v
...\decoder.v
...\ram.v
...\RISC_CPU设计练习.doc
...\rom.v
...\test.v
...\test1.dat
...\test1.pro
...\test2.dat
...\test2.pro
...\test3.dat
...\test3.pro
...\test4.dat
...\test4.pro
...\test5.dat
...\test5.PRO
...\vsim.wlf
...\模拟结果.txt
...\说明.txt
cpu
...\decoder.v
...\ram.v
...\RISC_CPU设计练习.doc
...\rom.v
...\test.v
...\test1.dat
...\test1.pro
...\test2.dat
...\test2.pro
...\test3.dat
...\test3.pro
...\test4.dat
...\test4.pro
...\test5.dat
...\test5.PRO
...\vsim.wlf
...\模拟结果.txt
...\说明.txt
cpu