文件名称:cf
下载
别用迅雷、360浏览器下载。
如迅雷强制弹出,可右键点击选“另存为”。
失败请重下,重下不扣分。
如迅雷强制弹出,可右键点击选“另存为”。
失败请重下,重下不扣分。
介绍说明--下载内容均来自于网络,请自行研究使用
开发ad9739的模板文件,xilinx官方的,最好的-Development AD9739 template file, Xilinx official, the best
(系统自动生成,下载前可以参看下载内容)
下载文件列表
cf_ad9739a_ebz_edk_14_4_2013_03_08.tar\cf_ad9739a_ebz\data\DDR3_SDRAM_mig_saved.prj
......................................\..............\....\system.ucf
......................................\..............\license.txt
......................................\..............\system.mhs
......................................\..............\system.xmp
......................................\...lib\edk\pcores\axi_dac_1c_2p_v1_00_a\data\axi_dac_1c_2p_v2_1_0.bbd
......................................\......\...\......\.....................\....\axi_dac_1c_2p_v2_1_0.mpd
......................................\......\...\......\.....................\....\axi_dac_1c_2p_v2_1_0.pao
......................................\......\...\......\.....................\....\_axi_dac_1c_2p_xst.prj
......................................\......\...\......\.....................\hdl\verilog\cf_dac_1c_2p.v
......................................\......\...\......\.....................\...\.......\cf_dac_if.v
......................................\......\...\......\.....................\...\.......\cf_ddsv.v
......................................\......\...\......\.....................\...\.......\cf_ddsv_intp.v
......................................\......\...\......\.....................\...\.......\cf_ddsv_intp_1.v
......................................\......\...\......\.....................\...\.......\cf_ddsv_vdma.v
......................................\......\...\......\.....................\...\.......\cf_ddsx.v
......................................\......\...\......\.....................\...\.......\cf_dds_top.v
......................................\......\...\......\.....................\...\.......\cf_mem.v
......................................\......\...\......\.....................\...\.......\cf_muls.v
......................................\......\...\......\.....................\...\.......\user_logic.v
......................................\......\...\......\.....................\...\.hdl\axi_dac_1c_2p.vhd
......................................\......\...\......\.....................\netlist\cf_ddsx_1.xco
......................................\......\...\......\.....................\regmap.txt
......................................\......\...\......\.....................\hdl\verilog
......................................\......\...\......\.....................\...\vhdl
......................................\......\...\......\.....................\data
......................................\......\...\......\.....................\hdl
......................................\......\...\......\.....................\netlist
......................................\......\...\......\axi_dac_1c_2p_v1_00_a
......................................\......\...\pcores
......................................\...ad9739a_ebz\data
......................................\...lib\edk
......................................\cf_ad9739a_ebz
......................................\cf_lib
cf_ad9739a_ebz_edk_14_4_2013_03_08.tar