文件名称:src
下载
别用迅雷、360浏览器下载。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
介绍说明－－下载内容均来自于网络，请自行研究使用
verilog语言设置模式比较器,常用组合电路模块的设计和应用-verilog language design mode-dependent comparator
(系统自动生成,下载前可以参看下载内容)
下载文件列表
src
...\abs_dif.v
...\abs_dif_tb.v
...\comp.v
...\comp.v.bak
...\comp_tb.v
...\full_adder.v
...\full_adder_tb.v
...\ModeComparator.v
...\ModeComparator_tb.v
...\mux_2to1.v
...\mux_2to1.v.bak
...\mux_2to1_tb.v
...\sel.v
...\transcript