文件名称:digitial_clk
- 所属分类：
- 单片机(51,AVR,MSP430等)
- 资源属性：
- 上传时间：
- 2017-12-03
- 文件大小：
- 5kb
- 下载次数：
- 0次
- 提 供 者：
- 未来***
- 相关连接：
- 无
- 下载说明：
- 别用迅雷下载，失败请重下，重下不扣分！
下载
别用迅雷、360浏览器下载。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
介绍说明－－下载内容均来自于网络，请自行研究使用
使用Verilog写时分秒数字时钟,实现基本的时钟计时功能。(Use Verilog to write time-division-second digital clocks for basic clocking.)相关搜索： 数字时钟
verilog
verilog
(系统自动生成,下载前可以参看下载内容)
下载文件列表
| 文件名 | 大小 | 更新时间 |
|---|---|---|
| digitial_clk\clock.v | 2205 | 2017-07-19 |
| digitial_clk\clock_top.v | 510 | 2017-07-19 |
| digitial_clk\data_dec_high_low.v | 1291 | 2017-07-18 |
| digitial_clk\decoder.v | 1180 | 2017-07-18 |
| digitial_clk\divider.v | 522 | 2017-07-18 |
| digitial_clk\lcd_play.v | 7205 | 2017-07-18 |
| digitial_clk\test.v | 530 | 2017-07-18 |
| digitial_clk\top.ucf | 493 | 2017-07-18 |
| digitial_clk\top.v | 1538 | 2017-07-18 |
| digitial_clk |