文件名称:uart(Verilog)
下载
别用迅雷、360浏览器下载。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
如迅雷强制弹出，可右键点击选“另存为”。
失败请重下，重下不扣分。
介绍说明－－下载内容均来自于网络，请自行研究使用
RS232的verilog源代码,如果需要的可以-RS232 of Verilog source code, if necessary can be
相关搜索： uart
verilog
RS232
verilog
verilog
uart
verilog
rs232
verilog
UART
VHDL
rs232
uart
code
in
verilog
uart
rs232
vhdl
code
相关搜索： uart
verilog
RS232
verilog
verilog
uart
verilog
rs232
verilog
UART
VHDL
rs232
uart
code
in
verilog
uart
rs232
vhdl
code
(系统自动生成,下载前可以参看下载内容)
下载文件列表
address_decode.v
clock_divider.v
control_operation.v
cpu_interface.v
serial_interface.v
status_registers.v
tester.v
uart_tb.v
uart_top.v
xmit_rcv_control.v
clock_divider.v
control_operation.v
cpu_interface.v
serial_interface.v
status_registers.v
tester.v
uart_tb.v
uart_top.v
xmit_rcv_control.v