[其它资源] Synthesizable_FIFO_verilog

说明：Synthesizable FIFO Model This example describes a synthesizable implementation of a FIFO. The FIFO depth and FIFO width in bits can be modified by simply changing the value of two parameters, `FWIDTH and `FDEPTH. For this example, the FIFO depth is
<lianlianmao> 在 2008-10-13 上传 | 大小：16.23kb | 下载：0

[其它资源] OurWork

说明：模式识别的一些算法，包括sodata，均值算法，需要的下载
<王静> 在 2008-10-13 上传 | 大小：56.42kb | 下载：0

[其它资源] Content_Addressable_Memory

说明：Content Addressable Memory 的verilog源代码。经过modelsim仿真。
<lianlianmao> 在 2008-10-13 上传 | 大小：940byte | 下载：0

[其它资源] VerilogHDL_advanced_digital_design_code_Ch4

说明：Verilog HDL 高级数字设计源码 _chapter4
<lianlianmao> 在 2008-10-13 上传 | 大小：21.71kb | 下载：0

[其它资源] VerilogHDL_advanced_digital_design_code_Ch5

说明：Verilog HDL 高级数字设计源码 _chapter5
<lianlianmao> 在 2008-10-13 上传 | 大小：61.91kb | 下载：0

[其它资源] VerilogHDL_advanced_digital_design_code_Ch6

说明：VerilogHDL_advanced_digital_design_code_Ch6 Verilog HDL 高级数字设计源码ch6
<lianlianmao> 在 2008-10-13 上传 | 大小：68.18kb | 下载：0

[其它资源] avr

说明： timer interrupt
<lkduo> 在 2008-10-13 上传 | 大小：15.64mb | 下载：0

[其它资源] VerilogHDL_advanced_digital_design_code_Ch7

说明：VerilogHDL_advanced_digital_design_code_Ch7 Verilog HDL 高级数字设计 源码ch7
<lianlianmao> 在 2008-10-13 上传 | 大小：46.19kb | 下载：0

[其它资源] LED

说明：128*64的C语言驱动(带字符的液晶),希望对初学者有点帮助吧
<平凡> 在 2008-10-13 上传 | 大小：23.3kb | 下载：0

[其它资源] ocm12864

说明：本例子为OCM12864-3液晶显示C程序，很有用的，欢迎大家学习指导。谢谢，祝福大家工作顺利！
<高新杰> 在 2008-10-13 上传 | 大小：3.15kb | 下载：0

[其它资源] key

说明：基于中断操作得MSP430按键程序
<小道> 在 2008-10-13 上传 | 大小：1.49kb | 下载：0

[其它资源] WDM_Driver_Design_based_PCI

说明：对 PCI 9052 桥接芯片实现 PCI 接口， WDM 驱动程序构造方法，驱动程序 I/O传输操作，驱动程序各例程的主要代码实现，多线程完成多模块并行操作，LabWindows / CVI 实现虚拟仪器设计，套接字Socket 实现网络传输等关键技术进行详细阐述。
<周继勇> 在 2008-10-13 上传 | 大小：5.1mb | 下载：0