[其它资源] ARM JTAG实时仿真器安装和使用指南

说明：该文档讲述了ARM JTAG实时仿真器安装的方法-the document on the ARM JTAG real-time simulator installation methods
<caoliu> 在 2008-10-13 上传 | 大小：681.08kb | 下载：0

[其它资源] 深入浅出LPC9401 Flash 单片机

说明：本文档主要介绍了LPC9401 Flash单片机的功能及应用，有一定的参考价值-This document introduces the LPC9401 Flash MCU functions and applications, there will be some reference value
<caoliu> 在 2008-10-13 上传 | 大小：1.86mb | 下载：0

[其它资源] luoyan1

说明：这是一段词法分析程序,通过这段程序，大家可以对很多文法进行分析-This is a lexical analysis procedure for the adoption of this procedure, we can right grammar analysis
<骆焱> 在 2008-10-13 上传 | 大小：8.75kb | 下载：0

[其它资源] 猜单词

说明：和文曲星一样的猜英文单词游戏，比较有趣。加入了makefile，可在linux下编译成嵌入式系统需要的应用程序-and rings like the English word games guess that's more interesting. Joined the makefile can be compiled under Linux embedded system needs applications
<高约> 在 2008-10-13 上传 | 大小：14.21kb | 下载：0

[其它资源] DMS

说明：C语言做的图书管理系统，经过WinTC多次调试，保证可以运行。附有makefile文件，可以在linux环境下编译成为嵌入式系统所用的文件-C language to the library management system, after repeated WinTC debugging, and guarantee operations. With makefile, the linux environment compiler become embedded systems used in
<高约> 在 2008-10-13 上传 | 大小：33.62kb | 下载：0

[其它资源] linux程序设计源码

说明： Linux程序源码， 共20个在Linux下的程序
<王连杰> 在 2008-10-13 上传 | 大小：509.32kb | 下载：0

[其它资源] EmailSender

说明：用DELPHI INDY控件编写的邮件收发程序。实现POP和SMTP-with Delphi Applying INDY control of the mail preparation process. Achieving POP and SMTP
<作乐> 在 2008-10-13 上传 | 大小：687.59kb | 下载：0

[其它资源] 用cpld实现曼彻斯特编码

说明：用cpld实现曼彻斯特编码 用verilog HDL进行曼彻斯特编码，用于通信中-cpld achieve with Manchester encoding with Verilog HDL Manchester encoding. for Communication
<*> 在 2008-10-13 上传 | 大小：4.47kb | 下载：0

[其它资源] 如何用Delphi进行ArcObjects的应用开发

说明：如何用Delphi进行AO开发，主要是基于AO开发的基本知识，看后就知道了-how to use Delphi to develop AO, AO is mainly based on the development of basic knowledge can know after
<郭伟> 在 2008-10-13 上传 | 大小：8.53kb | 下载：0

[其它资源] 异步FIFO存储器的控制设计

说明：异步FIFO控制器的设计 主要用于异步先进先出控制器的设计。 所用语言Verilog HDL.-asynchronous FIFO controller design for the main asynchronous FIFO controller design. The language used Verilog HDL.
<*> 在 2008-10-13 上传 | 大小：6.5kb | 下载：0

[其它资源] D触发器的设计

说明：D触发器的设计 主要用在时序电路中。 所用语言为Verilog HDL.-D flip-flop with the main design of the timing circuit. The language used for Verilog HDL.
<*> 在 2008-10-13 上传 | 大小：3.49kb | 下载：0

[其它资源] 用一位全加器组成四位全加器

说明：用一位全加器组成四位全加器. 所用语言是Verilog HDL. 主要用在加法器的设计中。-All-Canadian with a composed four-adder. The language used is the Verilog HDL. In addition main The design.
<*> 在 2008-10-13 上传 | 大小：3.55kb | 下载：0