资源列表
[其它资源] 用一位全加器组成四位全加器
说明:用一位全加器组成四位全加器. 所用语言是Verilog HDL. 主要用在加法器的设计中。-All-Canadian with a composed four-adder. The language used is the Verilog HDL. In addition main The design.<*> 在 2008-10-13 上传 | 大小:3.55kb | 下载:0
[其它资源] j2me电子词典111
说明:一个j2me的电子词典程序,还不错,用jb开发的,wtk2.2-a J2ME electronic dictionary procedures, quite good, with the development of the jb, wtk2.2<张龙> 在 2008-10-13 上传 | 大小:565.09kb | 下载:0
[其它资源] AT89C2051写的时钟程序
说明:89C2051写的时钟源程序,学习单片机内部定时器功能的比较好的参考例程,可直接用在实际产品中,-89C2051 write clock source. learning SCM internal timer function of a better reference routines can be directly used in the actual product,<9153> 在 2008-10-13 上传 | 大小:3.8kb | 下载:0
[其它资源] orderBasedExample
说明:这是本人在做硕士论文时设计的遗传算法工具箱代码-this is my master's thesis done at the design of the genetic algorithm code Toolbox<曾海莹> 在 2008-10-13 上传 | 大小:1.55kb | 下载:0