资源列表

« 1 2 ... .48 .49 .50 .51 .52 4353.54 .55 .56 .57 .58 ... 11386 »

[其它资源sdr_sdram

说明:详细的SDRAM控制器HDL代码,最顶层代码,很清晰-detailed SDRAM controller HDL code top-level code, it was very clear
<陈建勇> 在 2008-10-13 上传 | 大小:2.87kb | 下载:0

[其它资源sdr_data_path

说明:SDRAM控制器Verilog员代码,数据链路模块,完成和顶层模块的数据交换-SDRAM controller member Verilog code, data link module, Top module completed and the data exchange
<陈建勇> 在 2008-10-13 上传 | 大小:1.91kb | 下载:0

[其它资源Params

说明:SDRAM控制器Verilog员代码,设计参数模块,整个模块的所有参数定义-SDRAM controller member Verilog code, design parameter module, the entire module of all parameters defined
<陈建勇> 在 2008-10-13 上传 | 大小:849byte | 下载:0

[其它资源8254_TIMER

说明:DOS下的有8254时钟的程序,他能改变RTC中断IRQ8的响应时间将定时为1MS-DOS under the 8254 clock procedures He interrupted IRQ8 RTC can change the response time will be a time for MS
<dyq> 在 2008-10-13 上传 | 大小:804byte | 下载:0

[其它资源control_interface

说明:SDRAM控制器Verilog员代码,控制接口模块,完成和顶层模块的控制命令的传递-SDRAM controller member Verilog code control interface module, Top module and complete the transfer of control orders
<陈建勇> 在 2008-10-13 上传 | 大小:3.33kb | 下载:0

[其它资源ImageLoadingTest

说明:windows ce下的jpeg、bmp图的支持程序-windows ce under the jpeg, bmp map support procedures
<dyq> 在 2008-10-13 上传 | 大小:127.58kb | 下载:0

[其它资源Commandinterface

说明:SDRAM控制器Verilog员代码,命令生成模块,完成SDRAM控制接口命令的生成-SDRAM controller member Verilog code, order generation module, SDRAM interface complete control orders Generation
<陈建勇> 在 2008-10-13 上传 | 大小:7.51kb | 下载:0

[其它资源bankersa

说明:进程并发运行的进程管理模拟系统进程 并发运行的进程管理模拟系统进程 并发运行的进程管理模拟系统进程并发运行的进程管理模拟系统-process with the operating system simulation process management with the process of running the simulation process management system with the process of running Simulation of the process
<lindabang> 在 2008-10-13 上传 | 大小:1.96kb | 下载:0

[其它资源chinablockcode

说明:自己写的源码,可供初学者使用,内有源码,欢迎大家修改作用-write their own source code, for beginners, are source code, we welcome the changes role
<袁国平> 在 2008-10-13 上传 | 大小:44.1kb | 下载:0

[其它资源cpldfpga

说明:详细描述了在FPGA/CPLD设计过程中应注意的地方,和如何提高设计效率,对FPGA设计者有很好的帮助-detailed descr iption of the FPGA / CPLD design process should be noted, and how to improve design efficiency and FPGA designers to have a good help
<qutao88> 在 2008-10-13 上传 | 大小:96.37kb | 下载:0

[其它资源IAR_9200EK_d79_mac

说明:9200工程在iar编译器下的两个工程修改设置文件,适应不同的flash版本-9,200 works in iar compiler works under the two revised document. adapt to the flash version
<贺奇超> 在 2008-10-13 上传 | 大小:55.63kb | 下载:0

[其它资源allprotel

说明:是PROTEL计设的说明文档,说明如何提高计效率,提高设计质量,减少设计中的环节-is designed PROTEL the documentation on how to enhance the efficiency of dollars, improve design quality, reduce design of the links
<qutao88> 在 2008-10-13 上传 | 大小:250.47kb | 下载:0
« 1 2 ... .48 .49 .50 .51 .52 4353.54 .55 .56 .57 .58 ... 11386 »

源码中国 www.ymcn.org