文件名称:wcdma_simulink
介绍说明－－下载内容均来自于网络，请自行研究使用
一个WCDMA接收机的matlab程序，也是从网上下载的，分享。
(系统自动生成,下载前可以参看下载内容)
下载文件列表
压缩包 : 105230313wcdma_simulink.rar 列表 wcdma_simulink\DISCLAIMER wcdma_simulink\ajo.m wcdma_simulink\ajo_ke26.m wcdma_simulink\ajo_la2.m wcdma_simulink\ajo_lauantai.m wcdma_simulink\ajo_n_times.m wcdma_simulink\ajo_perjantai.m wcdma_simulink\channel_param.m wcdma_simulink\dl_2_start.m wcdma_simulink\dl_star_back.m wcdma_simulink\dl_start.m wcdma_simulink\dl_utra.m wcdma_simulink\get_ovsf_code.mexsol wcdma_simulink\get_ovsf_code_indexes.mexsol wcdma_simulink\koe_buffer.mdl wcdma_simulink\koe_ch_auki.mdl wcdma_simulink\koe_channel_awgn.mdl wcdma_simulink\koe_channel_one.mdl wcdma_simulink\koe_channel_rake.mdl wcdma_simulink\koe_channel_rake_inter.mdl wcdma_simulink\koe_channel_rake_inter_control.mdl wcdma_simulink\koe_channel_real_one.mdl wcdma_simulink\koe_chcode.mdl wcdma_simulink\koe_chcode_crc.mdl wcdma_simulink\koe_chcode_crc_mask.mdl wcdma_simulink\koe_chcode_crc_rate.mdl wcdma_simulink\koe_code_one.mdl wcdma_simulink\koe_control_buffer.mdl wcdma_simulink\koe_crc.mdl wcdma_simulink\koe_inter_all.mdl wcdma_simulink\koe_inter_deinter.mdl wcdma_simulink\koe_inter_int.mdl wcdma_simulink\koe_inter_new.mdl wcdma_simulink\koe_interleaver_right_size.mdl wcdma_simulink\koe_intra_deint.mdl wcdma_simulink\koe_mod.mdl wcdma_simulink\koe_mod_demod.mdl wcdma_simulink\koe_mod_demod_control.mdl wcdma_simulink\koe_pulse_shaping.mdl wcdma_simulink\koe_rate.mdl wcdma_simulink\koe_s_code.mdl wcdma_simulink\koe_spreading.mdl wcdma_simulink\koe_tmp.mdl wcdma_simulink\koe_ul_opne.mdl wcdma_simulink\params.m wcdma_simulink\s_ber_calc.mexsol wcdma_simulink\s_ber_direct.mexsol wcdma_simulink\s_buffer.mexsol wcdma_simulink\s_channel.mexsol wcdma_simulink\s_channel_estimator.mexsol wcdma_simulink\s_channel_real_input.mexsol wcdma_simulink\s_chcoding.mexsol wcdma_simulink\s_chdecoding.mexsol wcdma_simulink\s_code.mexsol wcdma_simulink\s_compile_utra.m wcdma_simulink\s_conv_detection.mexsol wcdma_simulink\s_crc_add.mexsol wcdma_simulink\s_crc_remove.mexsol wcdma_simulink\s_deinterleaver.mexsol wcdma_simulink\s_derate.mexsol wcdma_simulink\s_dl_demod_buffer.mexsol wcdma_simulink\s_dl_discmod.mexsol wcdma_simulink\s_frame_buffer.mexsol wcdma_simulink\s_hard_decission.mexsol wcdma_simulink\s_interleaver.mexsol wcdma_simulink\s_intra_deinterleaver.mexsol wcdma_simulink\s_intra_interleaver.mexsol wcdma_simulink\s_mod_plain.mexsol wcdma_simulink\s_pulse_shaping.mexsol wcdma_simulink\s_rake.mexsol wcdma_simulink\s_rate.mexsol wcdma_simulink\s_spreading.mexsol wcdma_simulink\start.m wcdma_simulink\ul_start.m wcdma_simulink\utra.m wcdma_simulink\utra_lib.mdl wcdma_simulink FPGA_clock1.pdf