文件名称:VerilogHDL
介绍说明－－下载内容均来自于网络，请自行研究使用
精通VerilogHDL：IC设计核心技术实例详解
(系统自动生成,下载前可以参看下载内容)
下载文件列表
压缩包 : 77433664veriloghdl.rar 列表 精通VerilogHDL：IC设计核心技术实例详解\部分习题答案.doc 精通VerilogHDL：IC设计核心技术实例详解\EX3_3.bmp 精通VerilogHDL：IC设计核心技术实例详解\EX3_4.bmp 精通VerilogHDL：IC设计核心技术实例详解\习题.vsd 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex2_2\demux.fsdb 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex2_2\rtl_wrk\ex2_2\verilog.asm 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex2_2\rtl_wrk\ex2_2\_primary.dat 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex2_2\rtl_wrk\ex2_2\_primary.vhd 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex2_2\rtl_wrk\ex2_2 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex2_2\rtl_wrk\_info 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex2_2\rtl_wrk 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex2_2\ex2_2.v 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex2_2\run.do 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex2_2 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex2_3\ex2_3.fsdb 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex2_3\rtl_wrk\ex2_3\verilog.asm 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex2_3\rtl_wrk\ex2_3\_primary.dat 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex2_3\rtl_wrk\ex2_3\_primary.vhd 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex2_3\rtl_wrk\ex2_3 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex2_3\rtl_wrk\_info 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex2_3\rtl_wrk 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex2_3\ex2_3.v 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex2_3\ex2_3.v.bak 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex2_3\run.do 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex2_3 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex2_6\ex2_6.fsdb 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex2_6\rtl_wrk\ex2_6\verilog.asm 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex2_6\rtl_wrk\ex2_6\_primary.dat 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex2_6\rtl_wrk\ex2_6\_primary.vhd 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex2_6\rtl_wrk\ex2_6 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex2_6\rtl_wrk\_info 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex2_6\rtl_wrk 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex2_6\ex2_6.v 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex2_6\run.do 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex2_6 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex3_3\rev_1\syntmp 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex3_3\rev_1\dff.srr 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex3_3\rev_1 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex3_3\dff.prd 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex3_3\dff.prj 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex3_3\dff.v 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex3_3 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_1\rtl_wrk\ex6_1\verilog.asm 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_1\rtl_wrk\ex6_1\_primary.dat 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_1\rtl_wrk\ex6_1\_primary.vhd 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_1\rtl_wrk\ex6_1 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_1\rtl_wrk\comp4\verilog.asm 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_1\rtl_wrk\comp4\_primary.dat 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_1\rtl_wrk\comp4\_primary.vhd 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_1\rtl_wrk\comp4 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_1\rtl_wrk\comp\verilog.asm 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_1\rtl_wrk\comp\_primary.dat 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_1\rtl_wrk\comp\_primary.vhd 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_1\rtl_wrk\comp 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_1\rtl_wrk\_info 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_1\rtl_wrk 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_1\comp.v 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_1\comp4.v 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_1\ex6_1.v 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_1\run.do 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_1 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_3\rtl_wrk\top\verilog.asm 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_3\rtl_wrk\top\_primary.dat 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_3\rtl_wrk\top\_primary.vhd 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_3\rtl_wrk\top 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_3\rtl_wrk\stackc\verilog.asm 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_3\rtl_wrk\stackc\_primary.dat 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_3\rtl_wrk\stackc\_primary.vhd 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_3\rtl_wrk\stackc 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_3\rtl_wrk\sfifo\verilog.asm 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_3\rtl_wrk\sfifo\_primary.dat 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_3\rtl_wrk\sfifo\_primary.vhd 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_3\rtl_wrk\sfifo 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_3\rtl_wrk\mul\verilog.asm 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_3\rtl_wrk\mul\_primary.dat 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_3\rtl_wrk\mul\_primary.vhd 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_3\rtl_wrk\mul 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_3\rtl_wrk\ex4_13\verilog.asm 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_3\rtl_wrk\ex4_13\_primary.dat 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_3\rtl_wrk\ex4_13\_primary.vhd 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_3\rtl_wrk\ex4_13 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_3\rtl_wrk\_info 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_3\rtl_wrk 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_3\rtl\mul.v 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_3\rtl 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_3\mul.cr.mti 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_3\mul.mpf 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_3\mul.vcd 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_3\run.do 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_3\top.v 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_3\transcript 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_3 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_4\rtl_wrk\top\verilog.asm 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_4\rtl_wrk\top\_primary.dat 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_4\rtl_wrk\top\_primary.vhd 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_4\rtl_wrk\top 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_4\rtl_wrk\csa8_4\verilog.asm 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_4\rtl_wrk\csa8_4\_primary.dat 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_4\rtl_wrk\csa8_4\_primary.vhd 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_4\rtl_wrk\csa8_4 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_4\rtl_wrk\_info 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_4\rtl_wrk 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_4\cas.cr.mti 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_4\cas.mpf 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_4\csa.rc 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_4\csa8_4.v 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_4\run.do 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_4\top.v 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_4 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_5\work\_info 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_5\work 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_5\rtl_wrk\ex6_5\verilog.asm 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_5\rtl_wrk\ex6_5\_primary.dat 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_5\rtl_wrk\ex6_5\_primary.vhd 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_5\rtl_wrk\ex6_5 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_5\rtl_wrk\_info 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_5\rtl_wrk 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_5\ex6_5.cr.mti 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_5\ex6_5.mpf 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_5\ex6_5.v 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_5\run.do 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\ex6_5 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\memory\debussy\run.f 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\memory\debussy 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\memory\mem.cr.mti 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\memory\mem.mpf 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\memory\RAM 96x96x 16bit.doc 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\memory\rtl_wrk\mem96x96x16\verilog.asm 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\memory\rtl_wrk\mem96x96x16\_primary.dat 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\memory\rtl_wrk\mem96x96x16\_primary.vhd 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\memory\rtl_wrk\mem96x96x16 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\memory\rtl_wrk\top\verilog.asm 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\memory\rtl_wrk\top\_primary.dat 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\memory\rtl_wrk\top\_primary.vhd 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\memory\rtl_wrk\top 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\memory\rtl_wrk\_info 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\memory\rtl_wrk 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\memory\run.do 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\memory\src\mem96x96x16.v 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\memory\src 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\memory\top.v 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\memory\vsim_stacktrace.vstf 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码\memory 精通VerilogHDL：IC设计核心技术实例详解\部分习题源码 精通VerilogHDL：IC设计核心技术实例详解\第9章：JPEG程序范例.doc 精通VerilogHDL：IC设计核心技术实例详解