文件名称:带仿真的双端口RAM工程 例程都是“IP核+简单逻辑控制 ”来解答各位ACTEL初学者的疑惑 。以上代码都是验证通过，开发环境LIBERO8.
- 所属分类：
- 源码下载
- 资源属性：
- [VHDL] [源码]
- 上传时间：
- 2010-12-26
- 文件大小：
- 639.67kb
- 下载次数：
- 0次
- 提 供 者：
- 1260086278
- 相关连接：
- 无
- 下载说明：
- 别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容均来自于网络，请自行研究使用
带仿真的双端口RAM工程 例程都是“IP核+简单逻辑控制 ”来解答各位ACTEL初学者的疑惑 。以上代码都是验证通过，开发环境LIBERO8.0
(系统自动生成,下载前可以参看下载内容)
下载文件列表
压缩包 : 带仿真的双端口RAM工程 例程都是“IP核+简单逻辑控制 ”来解答各位ACTEL初学者的疑惑 。以上代码都是验证通 列表 带仿真的双端口RAM工程\Dual_port_RAM\designer\impl1\designer_genhdl.log 带仿真的双端口RAM工程\Dual_port_RAM\designer\impl1\Doul_RAM.tcl 带仿真的双端口RAM工程\Dual_port_RAM\Dual_port_RAM.prj 带仿真的双端口RAM工程\Dual_port_RAM\hdl\ctrl_doul_RAM.v 带仿真的双端口RAM工程\Dual_port_RAM\hdl\hdlsynchk.tcl 带仿真的双端口RAM工程\Dual_port_RAM\hdl\top.v 带仿真的双端口RAM工程\Dual_port_RAM\simulation\Doul_RAM_R0C0.mem 带仿真的双端口RAM工程\Dual_port_RAM\simulation\meminit.dat 带仿真的双端口RAM工程\Dual_port_RAM\simulation\modelsim.ini 带仿真的双端口RAM工程\Dual_port_RAM\simulation\modelsim.ini.sav 带仿真的双端口RAM工程\Dual_port_RAM\simulation\modelsim.log 带仿真的双端口RAM工程\Dual_port_RAM\simulation\presynth\@doul_@r@a@m\verilog.psm 带仿真的双端口RAM工程\Dual_port_RAM\simulation\presynth\@doul_@r@a@m\_primary.dat 带仿真的双端口RAM工程\Dual_port_RAM\simulation\presynth\@doul_@r@a@m\_primary.vhd 带仿真的双端口RAM工程\Dual_port_RAM\simulation\presynth\read_wirte_ram\verilog.psm 带仿真的双端口RAM工程\Dual_port_RAM\simulation\presynth\read_wirte_ram\_primary.dat 带仿真的双端口RAM工程\Dual_port_RAM\simulation\presynth\read_wirte_ram\_primary.vhd 带仿真的双端口RAM工程\Dual_port_RAM\simulation\presynth\stimulus\verilog.psm 带仿真的双端口RAM工程\Dual_port_RAM\simulation\presynth\stimulus\_primary.dat 带仿真的双端口RAM工程\Dual_port_RAM\simulation\presynth\stimulus\_primary.vhd 带仿真的双端口RAM工程\Dual_port_RAM\simulation\presynth\tb_clock_minmax\verilog.psm 带仿真的双端口RAM工程\Dual_port_RAM\simulation\presynth\tb_clock_minmax\_primary.dat 带仿真的双端口RAM工程\Dual_port_RAM\simulation\presynth\tb_clock_minmax\_primary.vhd 带仿真的双端口RAM工程\Dual_port_RAM\simulation\presynth\testbench\verilog.psm 带仿真的双端口RAM工程\Dual_port_RAM\simulation\presynth\testbench\_primary.dat 带仿真的双端口RAM工程\Dual_port_RAM\simulation\presynth\testbench\_primary.vhd 带仿真的双端口RAM工程\Dual_port_RAM\simulation\presynth\top\verilog.psm 带仿真的双端口RAM工程\Dual_port_RAM\simulation\presynth\top\_primary.dat 带仿真的双端口RAM工程\Dual_port_RAM\simulation\presynth\top\_primary.vhd 带仿真的双端口RAM工程\Dual_port_RAM\simulation\presynth\_info 带仿真的双端口RAM工程\Dual_port_RAM\simulation\run.do 带仿真的双端口RAM工程\Dual_port_RAM\simulation\vsim.wlf 带仿真的双端口RAM工程\Dual_port_RAM\simulation\wave.do 带仿真的双端口RAM工程\Dual_port_RAM\smartgen\Doul_RAM\Doul_RAM.cxf 带仿真的双端口RAM工程\Dual_port_RAM\smartgen\Doul_RAM\Doul_RAM.gen 带仿真的双端口RAM工程\Dual_port_RAM\smartgen\Doul_RAM\Doul_RAM.log 带仿真的双端口RAM工程\Dual_port_RAM\smartgen\Doul_RAM\Doul_RAM.shx 带仿真的双端口RAM工程\Dual_port_RAM\smartgen\Doul_RAM\Doul_RAM.v 带仿真的双端口RAM工程\Dual_port_RAM\smartgen\Doul_RAM\Doul_RAM_R0C0.mem 带仿真的双端口RAM工程\Dual_port_RAM\smartgen\Doul_RAM_work.ixf 带仿真的双端口RAM工程\Dual_port_RAM\smartgen\smartgen.aws 带仿真的双端口RAM工程\Dual_port_RAM\stimulus\BtimErrors.log 带仿真的双端口RAM工程\Dual_port_RAM\stimulus\Doul_RAM.dsk 带仿真的双端口RAM工程\Dual_port_RAM\stimulus\Doul_RAM.hpj 带仿真的双端口RAM工程\Dual_port_RAM\stimulus\files_to_build.txt 带仿真的双端口RAM工程\Dual_port_RAM\stimulus\top.dsk 带仿真的双端口RAM工程\Dual_port_RAM\stimulus\top.hpj 带仿真的双端口RAM工程\Dual_port_RAM\stimulus\top_tbench.bk 带仿真的双端口RAM工程\Dual_port_RAM\stimulus\top_tbench.btim 带仿真的双端口RAM工程\Dual_port_RAM\stimulus\top_tbench.v 带仿真的双端口RAM工程\Dual_port_RAM\stimulus\waveperl.log 带仿真的双端口RAM工程\Dual_port_RAM\synthesis\Doul_RAM.areasrr 带仿真的双端口RAM工程\Dual_port_RAM\synthesis\Doul_RAM.edn 带仿真的双端口RAM工程\Dual_port_RAM\synthesis\Doul_RAM.fse 带仿真的双端口RAM工程\Dual_port_RAM\synthesis\Doul_RAM.htm 带仿真的双端口RAM工程\Dual_port_RAM\synthesis\Doul_RAM.map 带仿真的双端口RAM工程\Dual_port_RAM\synthesis\Doul_RAM.sap 带仿真的双端口RAM工程\Dual_port_RAM\synthesis\Doul_RAM.sdf 带仿真的双端口RAM工程\Dual_port_RAM\synthesis\Doul_RAM.srd 带仿真的双端口RAM工程\Dual_port_RAM\synthesis\Doul_RAM.srm 带仿真的双端口RAM工程\Dual_port_RAM\synthesis\Doul_RAM.srr 带仿真的双端口RAM工程\Dual_port_RAM\synthesis\Doul_RAM.srs 带仿真的双端口RAM工程\Dual_port_RAM\synthesis\Doul_RAM.tlg 带仿真的双端口RAM工程\Dual_port_RAM\synthesis\Doul_RAM.v 带仿真的双端口RAM工程\Dual_port_RAM\synthesis\Doul_RAM_drc.rpt 带仿真的双端口RAM工程\Dual_port_RAM\synthesis\Doul_RAM_sdc.sdc 带仿真的双端口RAM工程\Dual_port_RAM\synthesis\Doul_RAM_syn.prj 带仿真的双端口RAM工程\Dual_port_RAM\synthesis\stdout.log 带仿真的双端口RAM工程\Dual_port_RAM\synthesis\syntmp\Doul_RAM.msg 带仿真的双端口RAM工程\Dual_port_RAM\synthesis\syntmp\Doul_RAM.plg 带仿真的双端口RAM工程\Dual_port_RAM\synthesis\syntmp\Doul_RAM_flink.htm 带仿真的双端口RAM工程\Dual_port_RAM\synthesis\syntmp\Doul_RAM_srr.htm 带仿真的双端口RAM工程\Dual_port_RAM\synthesis\syntmp\Doul_RAM_toc.htm 带仿真的双端口RAM工程\Dual_port_RAM\synthesis\syntmp\sap.log 带仿真的双端口RAM工程\Dual_port_RAM\viewdraw\vf\project.lst 带仿真的双端口RAM工程\Dual_port_RAM\viewdraw\viewdraw.ini 带仿真的双端口RAM工程\使用说明请参看右侧注释====〉〉.txt 带仿真的双端口RAM工程\Dual_port_RAM\designer\impl1\simulation 带仿真的双端口RAM工程\Dual_port_RAM\si