文件名称:sdram

  • 所属分类:
  • 其他小程序
  • 资源属性:
  • [C/C++] [源码]
  • 上传时间:
  • 2012-11-26
  • 文件大小:
  • 154kb
  • 下载次数:
  • 0次
  • 提 供 者:
  • 小*
  • 相关连接:
  • 下载说明:
  • 别用迅雷下载,失败请重下,重下不扣分!

介绍说明--下载内容均来自于网络,请自行研究使用

在ISE开发环境下的单速率SDRAM简单读写控制器设计,用的是verilog硬件描述语言-ISE development environment in a single-rate SDRAM controller read and write simple design, using the verilog hardware descr iption language
相关搜索: ISE
Verilog

(系统自动生成,下载前可以参看下载内容)

下载文件列表

test

....\ise

....\...\automake.log

....\...\coregen.log

....\...\coregen.prj

....\...\fpga.cmd_log

....\...\fpga.lso

....\...\fpga.ngc

....\...\fpga.ngr

....\...\fpga.prj

....\...\fpga.stx

....\...\fpga.syr

....\...\fpga_top.lso

....\...\fpga_top.prj

....\...\fpga_top.sch

....\...\fpga_top.stx

....\...\fpga_top.sym

....\...\fpga_top.tfi

....\...\fpga_top.vf

....\...\fpga_top_vhdl.prj

....\...\fpga_vhdl.prj

....\...\prjname.lso

....\...\test.dhp

....\...\test.npl

....\...\top.sch

....\...\top.sym

....\...\xst

....\...\...\work

....\...\...\....\hdllib.ref

....\...\...\....\vlg22

....\...\...\....\.....\fpga.bin

....\...\...\....\vlg54

....\...\...\....\.....\fpga_top.bin

....\...\__projnav

....\...\.........\coregen.rsp

....\...\.........\fpga.xst

....\...\.........\fpga_top.xst

....\...\.........\fpga_top_jhdparse_tcl.rsp

....\...\.........\runXst_tcl.rsp

....\...\.........\test.gfl

....\...\.........\test_flowplus.gfl

....\...\.........\top_jhdparse_tcl.rsp

....\...\.........\xst_sprjTOstx_tcl.rsp

....\...\__projnav.log

....\modelsim

....\........\test.cr.mti

....\........\test.mpf

....\........\vsim.wlf

....\........\wave.do

....\........\wave2.do

....\........\work

....\........\....\@v51

....\........\....\....\verilog.asm

....\........\....\....\_primary.dat

....\........\....\....\_primary.vhd

....\........\....\fpga

....\........\....\....\verilog.asm

....\........\....\....\_primary.dat

....\........\....\....\_primary.vhd

....\........\....\mt48lc1m16a1

....\........\....\............\verilog.asm

....\........\....\............\_primary.dat

....\........\....\............\_primary.vhd

....\........\....\top

....\........\....\...\verilog.asm

....\........\....\...\_primary.dat

....\........\....\...\_primary.vhd

....\........\....\_info

....\src

....\...\fpga.v

....\...\global.h

....\...\mt48lc1m16a1-8a.v

....\...\top.v

....\...\V51.v

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 本站是交换下载平台,提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度更多...
  • 请直接用浏览器下载本站内容,不要使用迅雷之类的下载软件,用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.

相关评论

暂无评论内容.

发表评论

*主  题:
*内  容:
*验 证 码:

源码中国 www.ymcn.org