文件名称:DDR2deFPGAsheji

  • 所属分类:
  • 软件工程
  • 资源属性:
  • [PDF]
  • 上传时间:
  • 2012-11-26
  • 文件大小:
  • 2.41mb
  • 下载次数:
  • 0次
  • 提 供 者:
  • 张**
  • 相关连接:
  • 下载说明:
  • 别用迅雷下载,失败请重下,重下不扣分!

介绍说明--下载内容均来自于网络,请自行研究使用

使用 Virtex-4 FPGA 器件实现DDR SDRAM控制器以及DDR2 SDRAM操作时序-Using the Virtex-4 FPGA devices to achieve DDR SDRAM and DDR2 SDRAM controller operation timing
相关搜索: FPGA
SDRAM
DDR2
virtex-5

(系统自动生成,下载前可以参看下载内容)

下载文件列表

DDR2的FPGA设计\DDR SDRAM\DDR SDRAM\mem_interface_top.txt

..............\.........\.........\mem_interface_top_addr_gen_0.txt

..............\.........\.........\mem_interface_top_backend_fifos_0.txt

..............\.........\.........\mem_interface_top_backend_rom_0.txt

..............\.........\.........\mem_interface_top_cmp_rd_data_0.txt

..............\.........\.........\mem_interface_top_controller_iobs_0.txt

..............\.........\.........\mem_interface_top_data_gen_16.txt

..............\.........\.........\mem_interface_top_data_path_0.txt

..............\.........\.........\mem_interface_top_data_path_iobs_0.txt

..............\.........\.........\mem_interface_top_data_tap_inc.txt

..............\.........\.........\mem_interface_top_data_write_0.txt

..............\.........\.........\mem_interface_top_ddr_controller_0.txt

..............\.........\.........\mem_interface_top_idelay_ctrl.txt

..............\.........\.........\mem_interface_top_infrastructure.txt

..............\.........\.........\mem_interface_top_infrastructure_iobs_0.txt

..............\.........\.........\mem_interface_top_iobs_0.txt

..............\.........\.........\mem_interface_top_main_0.txt

..............\.........\.........\mem_interface_top_parameters_0.txt

..............\.........\.........\mem_interface_top_pattern_compare8.txt

..............\.........\.........\mem_interface_top_RAM_D_0.txt

..............\.........\.........\mem_interface_top_rd_data_0.txt

..............\.........\.........\mem_interface_top_rd_data_fifo_0.txt

..............\.........\.........\mem_interface_top_rd_wr_addr_fifo_0.txt

..............\.........\.........\mem_interface_top_tap_ctrl_0.txt

..............\.........\.........\mem_interface_top_tap_logic_0.txt

..............\.........\.........\mem_interface_top_test_bench_0.txt

..............\.........\.........\mem_interface_top_top_0.txt

..............\.........\.........\mem_interface_top_user_interface_0.txt

..............\.........\.........\mem_interface_top_v4_dm_iob.txt

..............\.........\.........\mem_interface_top_v4_dqs_iob.txt

..............\.........\.........\mem_interface_top_v4_dq_iob.txt

..............\.........\.........\mem_interface_top_wr_data_fifo_16.txt

..............\.........\.........\使用 Virtex-4 FPGA 器件实现DDR SDRAM控制器.pdf

..............\DDR2 SDRAM操作时序.pdf

..............\基于Spartan-3A的DDR2接口数据采集.doc

..............\DDR SDRAM\DDR SDRAM

..............\DDR SDRAM

DDR2的FPGA设计

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 本站是交换下载平台,提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度更多...
  • 请直接用浏览器下载本站内容,不要使用迅雷之类的下载软件,用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.

相关评论

暂无评论内容.

发表评论

*主  题:
*内  容:
*验 证 码:

源码中国 www.ymcn.org