文件名称:video_stream_scaler
- 所属分类：
- 图形图像处理(光照,映射..)
- 资源属性：
- [ASM] [源码]
- 上传时间：
- 2012-11-26
- 文件大小：
- 5.38mb
- 下载次数：
- 0次
- 提 供 者：
- 相关连接：
- 无
- 下载说明：
- 别用迅雷下载，失败请重下，重下不扣分！
介绍说明－－下载内容均来自于网络，请自行研究使用
Verilog HDL实现双线性插值视频实时缩放，源码及说明文档-Verilog HDL bilinear interpolation real-time zoom, video source and documentation
(系统自动生成,下载前可以参看下载内容)
下载文件列表
video_stream_scaler\trunk\doc\src\Block Diagram.vsd
...................\.....\...\...\Video Stream Scaler Specifications.doc
...................\.....\...\Video Stream Scaler Specifications.pdf
...................\.....\rtl\verilog\scaler.v
...................\.....\sim\rtl_sim\scaler.cr.mti
...................\.....\...\.......\scaler.mpf
...................\.....\...\.......\scaler.v
...................\.....\...\.......\scaler_tb.v
...................\.....\...\.......\.rc\input.tif
...................\.....\...\.......\...\input1280x1024boxdiag.bmp
...................\.....\...\.......\...\input1280x1024boxdiagRGB.raw
...................\.....\...\.......\...\input1280x1024RGB.raw
...................\.....\...\.......\...\input640x512boxdiag.bmp
...................\.....\...\.......\...\input640x512boxdiagRGB.raw
...................\.....\...\.......\...\input640x512RGB.raw
...................\.....\...\.......\...\input640x512_21extraRGB.raw
...................\.....\...\.......\vsim.wlf
...................\.....\...\.......\work\ram@dual@port\verilog.asm
...................\.....\...\.......\....\.............\verilog.rw
...................\.....\...\.......\....\.............\_primary.dat
...................\.....\...\.......\....\.............\_primary.dbs
...................\.....\...\.......\....\.............\_primary.vhd
...................\.....\...\.......\....\....fifo\verilog.asm
...................\.....\...\.......\....\........\verilog.rw
...................\.....\...\.......\....\........\_primary.dat
...................\.....\...\.......\....\........\_primary.dbs
...................\.....\...\.......\....\........\_primary.vhd
...................\.....\...\.......\....\scaler@test\verilog.asm
...................\.....\...\.......\....\...........\verilog.rw
...................\.....\...\.......\....\...........\_primary.dat
...................\.....\...\.......\....\...........\_primary.dbs
...................\.....\...\.......\....\...........\_primary.vhd
...................\.....\...\.......\....\...........bench\verilog.asm
...................\.....\...\.......\....\................\verilog.rw
...................\.....\...\.......\....\................\_primary.dat
...................\.....\...\.......\....\................\_primary.dbs
...................\.....\...\.......\....\................\_primary.vhd
...................\.....\...\.......\....\.tream@scaler\verilog.asm
...................\.....\...\.......\....\.............\verilog.rw
...................\.....\...\.......\....\.............\_primary.dat
...................\.....\...\.......\....\.............\_primary.dbs
...................\.....\...\.......\....\.............\_primary.vhd
...................\.....\...\.......\....\_info
...................\.....\...\.......\....\.temp\vlog3i6qcw
...................\.....\...\.......\....\.....\vlog9xyg7b
...................\.....\...\.......\....\.....\vlogg3009s
...................\.....\...\.......\....\.....\vloggjv0st
...................\.....\...\.......\....\_vmake
...................\.....\...\.......\....\ram@dual@port
...................\.....\...\.......\....\ram@fifo
...................\.....\...\.......\....\scaler@test
...................\.....\...\.......\....\scaler@testbench
...................\.....\...\.......\....\stream@scaler
...................\.....\...\.......\....\_temp
...................\.....\...\.......\out
...................\.....\...\.......\src
...................\.....\...\.......\work
...................\.....\doc\src
...................\.....\rtl\verilog
...................\.....\sim\rtl_sim
...................\.....\doc
...................\.....\rtl
...................\.....\sim
...................\trunk
video_stream_scaler
...................\.....\...\...\Video Stream Scaler Specifications.doc
...................\.....\...\Video Stream Scaler Specifications.pdf
...................\.....\rtl\verilog\scaler.v
...................\.....\sim\rtl_sim\scaler.cr.mti
...................\.....\...\.......\scaler.mpf
...................\.....\...\.......\scaler.v
...................\.....\...\.......\scaler_tb.v
...................\.....\...\.......\.rc\input.tif
...................\.....\...\.......\...\input1280x1024boxdiag.bmp
...................\.....\...\.......\...\input1280x1024boxdiagRGB.raw
...................\.....\...\.......\...\input1280x1024RGB.raw
...................\.....\...\.......\...\input640x512boxdiag.bmp
...................\.....\...\.......\...\input640x512boxdiagRGB.raw
...................\.....\...\.......\...\input640x512RGB.raw
...................\.....\...\.......\...\input640x512_21extraRGB.raw
...................\.....\...\.......\vsim.wlf
...................\.....\...\.......\work\ram@dual@port\verilog.asm
...................\.....\...\.......\....\.............\verilog.rw
...................\.....\...\.......\....\.............\_primary.dat
...................\.....\...\.......\....\.............\_primary.dbs
...................\.....\...\.......\....\.............\_primary.vhd
...................\.....\...\.......\....\....fifo\verilog.asm
...................\.....\...\.......\....\........\verilog.rw
...................\.....\...\.......\....\........\_primary.dat
...................\.....\...\.......\....\........\_primary.dbs
...................\.....\...\.......\....\........\_primary.vhd
...................\.....\...\.......\....\scaler@test\verilog.asm
...................\.....\...\.......\....\...........\verilog.rw
...................\.....\...\.......\....\...........\_primary.dat
...................\.....\...\.......\....\...........\_primary.dbs
...................\.....\...\.......\....\...........\_primary.vhd
...................\.....\...\.......\....\...........bench\verilog.asm
...................\.....\...\.......\....\................\verilog.rw
...................\.....\...\.......\....\................\_primary.dat
...................\.....\...\.......\....\................\_primary.dbs
...................\.....\...\.......\....\................\_primary.vhd
...................\.....\...\.......\....\.tream@scaler\verilog.asm
...................\.....\...\.......\....\.............\verilog.rw
...................\.....\...\.......\....\.............\_primary.dat
...................\.....\...\.......\....\.............\_primary.dbs
...................\.....\...\.......\....\.............\_primary.vhd
...................\.....\...\.......\....\_info
...................\.....\...\.......\....\.temp\vlog3i6qcw
...................\.....\...\.......\....\.....\vlog9xyg7b
...................\.....\...\.......\....\.....\vlogg3009s
...................\.....\...\.......\....\.....\vloggjv0st
...................\.....\...\.......\....\_vmake
...................\.....\...\.......\....\ram@dual@port
...................\.....\...\.......\....\ram@fifo
...................\.....\...\.......\....\scaler@test
...................\.....\...\.......\....\scaler@testbench
...................\.....\...\.......\....\stream@scaler
...................\.....\...\.......\....\_temp
...................\.....\...\.......\out
...................\.....\...\.......\src
...................\.....\...\.......\work
...................\.....\doc\src
...................\.....\rtl\verilog
...................\.....\sim\rtl_sim
...................\.....\doc
...................\.....\rtl
...................\.....\sim
...................\trunk
video_stream_scaler