文件名称:verilog_study

  • 所属分类:
  • 其它资源
  • 资源属性:
  • [VHDL] [源码]
  • 上传时间:
  • 2008-10-13
  • 文件大小:
  • 10.52kb
  • 下载次数:
  • 0次
  • 提 供 者:
  • 汪*
  • 相关连接:
  • 下载说明:
  • 别用迅雷下载,失败请重下,重下不扣分!

介绍说明--下载内容均来自于网络,请自行研究使用

it about using veriolog complement some project,thanks!
(系统自动生成,下载前可以参看下载内容)

下载文件列表

压缩包 : 85375553verilog_study.rar 列表
verilog_study\first.v
verilog_study\Desktop_.ini
verilog_study\compare.v
verilog_study\compare_test.v
verilog_study\half_clk.v
verilog_study\half_clk_test.v
verilog_study\division.v
verilog_study\BLOCKING.V
verilog_study\division--.v
verilog_study\alu(use always).v
verilog_study\function.v
verilog_study\task.v
verilog_study\FSM.V
verilog_study\writing.v
verilog_study\emob_module.v
verilog_study\1.v
verilog_study\test.v
verilog_study\compare_test.v.bak
verilog_study

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 本站是交换下载平台,提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度更多...
  • 请直接用浏览器下载本站内容,不要使用迅雷之类的下载软件,用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.

相关评论

暂无评论内容.

发表评论

*主  题:
*内  容:
*验 证 码:

源码中国 www.ymcn.org