文件名称:flow_proc
介绍说明－－下载内容均来自于网络，请自行研究使用
cpu与FPGA接口设计，内部有详细的设计方案，和一些相关资料 -cpu and FPGA interface design, detailed interior design, and some relevant information
(系统自动生成,下载前可以参看下载内容)
下载文件列表
flow_proc\db\flow_proc.cbx.xml
.........\..\flow_proc.cmp.rdb
.........\..\flow_proc.dbp
.........\..\flow_proc.db_info
.........\..\flow_proc.eco.cdb
.........\..\flow_proc.hier_info
.........\..\flow_proc.hif
.........\..\flow_proc.map.bpm
.........\..\flow_proc.map.cdb
.........\..\flow_proc.map.ecobp
.........\..\flow_proc.map.hdb
.........\..\flow_proc.map.logdb
.........\..\flow_proc.map.qmsg
.........\..\flow_proc.map_bb.cdb
.........\..\flow_proc.map_bb.hdb
.........\..\flow_proc.map_bb.logdb
.........\..\flow_proc.pre_map.cdb
.........\..\flow_proc.pre_map.hdb
.........\..\flow_proc.psp
.........\..\flow_proc.pss
.........\..\flow_proc.rpp.qmsg
.........\..\flow_proc.rtlv.hdb
.........\..\flow_proc.rtlv_sg.cdb
.........\..\flow_proc.rtlv_sg_swap.cdb
.........\..\flow_proc.sgate.rvd
.........\..\flow_proc.sgate_sm.rvd
.........\..\flow_proc.sgdiff.cdb
.........\..\flow_proc.sgdiff.hdb
.........\..\flow_proc.sld_design_entry.sci
.........\..\flow_proc.sld_design_entry_dsc.sci
.........\..\flow_proc.syn_hier_info
.........\..\flow_proc.tis_db_list.ddb
.........\..\prev_cmp_flow_proc.map.qmsg
.........\..\prev_cmp_flow_proc.qmsg
.........\flow_proc.done
.........\flow_proc.flow.rpt
.........\flow_proc.map.rpt
.........\flow_proc.map.summary
.........\flow_proc.qpf
.........\flow_proc.qpf.bak
.........\flow_proc.qsf
.........\flow_proc.qsf.bak
.........\flow_proc.qws
.........\RTL\flow_proc.jpg
.........\...\flow_proc.v
.........\...\flow_proc.v.bak
.........\...\flow_proc.v~
.........\...\xxxx.v.bak
.........\TB\flow_proc.v
.........\..\flow_proc.v.bak
.........\..\TB.cr.mti
.........\..\TB.mpf
.........\..\TB.v
.........\..\TB.v.bak
.........\..\transcript
.........\..\vsim.wlf
.........\..\wave.do
.........\..\.ork\@t@b\verilog.asm
.........\..\....\....\_primary.dat
.........\..\....\....\_primary.vhd
.........\..\....\flow_proc\verilog.asm
.........\..\....\.........\_primary.dat
.........\..\....\.........\_primary.vhd
.........\..\....\TB\verilog.asm
.........\..\....\..\_primary.dat
.........\..\....\..\_primary.vhd
.........\..\....\_info
.........\详细设计方案\详细设计方案_流水处理.doc
.........\TB\work\@t@b
.........\..\....\flow_proc
.........\..\....\TB
.........\..\work
.........\db
.........\RTL
.........\TB
.........\详细设计方案
flow_proc