文件名称:DDS

  • 所属分类:
  • MacOS编程
  • 资源属性:
  • [VHDL] [源码]
  • 上传时间:
  • 2013-12-21
  • 文件大小:
  • 159kb
  • 下载次数:
  • 0次
  • 提 供 者:
  • 张**
  • 相关连接:
  • 下载说明:
  • 别用迅雷下载,失败请重下,重下不扣分!

介绍说明--下载内容均来自于网络,请自行研究使用

第一,DDS模块是一个比较常用的用数字方式实现模拟信号的方法,以前一直只用了频率控制,这一次还通过深入理解用上了相位控制,从这个角度来讲,可以用FPGA小菜一碟的实现频率和相位可控的多通道SPWM波,然后再去外加上RC滤波电路和运放电路就可以实现可控正弦波。

第二,这里的DDS模块还有产生一个可逆计数器的计数使能时钟和方向控制时钟,需要具体说说的是,如果你输出的正弦值是8位的,那么你的计数器的计数范围是在0---255---0,如果你输出的正弦值是9位的,那么你的计数器的计数范围是在0---511---0。还有,每此计数变化后(一个“数字”三角波产生),DDS中只输出一个正弦值,进行比较。-First, the DDS module is a more commonly used in digital way to realize analog signal, the method of used in frequency control, this time also by deep understanding of using phase control, from this perspective, you can use the FPGA implementation of a piece of cake of frequency and phase controlled multichannel SPWM wave, and then to plus the RC filter circuit and the op-amp circuit can realize controllable sine wave.

Second, the DDS module and create a reversible counter count can make the clock and direction control clock, need specific about is that if you output sine value is 8 bits, so is the scope of your counter counts in 0-255-0, if your output sine value is nine, so is the scope of your counter counts in 0-511-0. Also, every change after the count (a "number" triangle wave), only in the DDS output a sine value, the comparison


(系统自动生成,下载前可以参看下载内容)

下载文件列表





vsim.wlf

dds.v

相关说明

  • 本站资源为会员上传分享交流与学习,如有侵犯您的权益,请联系我们删除.
  • 本站是交换下载平台,提供交流渠道,下载内容来自于网络,除下载问题外,其它问题请自行百度更多...
  • 请直接用浏览器下载本站内容,不要使用迅雷之类的下载软件,用WinRAR最新版进行解压.
  • 如果您发现内容无法下载,请稍后再次尝试;或者到消费记录里找到下载记录反馈给我们.
  • 下载后发现下载的内容跟说明不相乎,请到消费记录里找到下载记录反馈给我们,经确认后退回积分.
  • 如下载前有疑问,可以通过点击"提供者"的名字,查看对方的联系方式,联系对方咨询.

相关评论

暂无评论内容.

发表评论

*主  题:
*内  容:
*验 证 码:

源码中国 www.ymcn.org