搜索资源列表
lcd_driver-framebuffer
- 本文研究论述了基于S3C2410 LCD控制器的Linux驱动程序设计与实现，介绍了S3C2410的LCD控制器的数据和控制管脚，并给出了LCD的控制流程和LCD的控制器设置规则，参照TFT-LCD LQ092Y3DG01的逻辑要求和时序要求设计了其驱动电路，设置了主要LCD寄存器；论述了在嵌入式Linux中基于fr a meBuffer机制的LCD驱动程序的实现方法。主要研究了Linux帧缓冲设备驱动程序框架，详细分析了帧缓冲设备驱动
juchibo
- 实验十一 数/模转换器 一、实验目的 了解数/模转换器的基本原理，掌握DAC0832芯片的使用方法。 二、实验内容 1、实验电路原理如图11-1，DAC0832采用单缓冲方式，具有单双极性输入端(图中的Ua、Ub),利用debug输出命令(Out 290 数据)输出数据 给DAC0832，用万用表测量单极性输出端Ua及双极性输出端Ub的电压，验证数字与电压之间的线性关系。 2、编程产生以下波形(从Ub输出，
zhengxuanbo
- 一、实验目的 了解数/模转换器的基本原理，掌握DAC0832芯片的使用方法。 二、实验内容 1、实验电路原理如图36，DAC0832采用单缓冲方式，具有单双极性输入端（图中的Ua、Ub）,利用debug输出命令（Out 290 数据）输出数据给DAC0832，用万用表测量单极性输出端Ｕa及双极性输出端Ｕb的电压，验证数字与电压之间的线性关系。 2、编程产生以下波形（从Ub输出，用示波器观察） (1)锯齿波
CC1100
- CC1100是一种低成本真正单片的UHF收发器，为低功耗无线应用而设计。电路主要设定为在315、433、868和915MHz的ISM（工业，科学和医学）和SRD（短距离设备）频率波段，也可以容易地设置为300-348 MHz、400-464 MHz和800-928 MHz的其他频率。 RF收发器集成了一个高度可配置的调制解调器。这个调制解调器支持不同的调制格式，其数据传输率可达500kbps。通过开启集成在调制解调器上的前向误差校正
SnubbeCircuit
- 缓冲电路（Snubber Circuit）又称为吸收电路。其作用是抑制电力电子器件的内因过电压、du/dt或者过电流di/dt,减小器件的开关损耗。缓冲电路可分为关断缓冲电路和开通缓冲电路。
txunit1
- UART发送TX控制电路设计，以波特率产生器的EnableTX将数据DATAO以LOAD信号将其送入发送缓冲器Tbuff，并令寄存器内容已载有数据而非空出的标志tmpTBufE=0。当同步波特率信号来临时监视是否处于tmpTBufE=0（内有数据）以及tmpTRegE=1（没有数据）。即处于尚未启动发送态则将Tbuff缓冲寄存器 送入传输寄存器Treg内并令tmpTRegE=0（内又送入数据），但因Tbuff已转送入缓冲寄存器TregE
DSPQuestion
- 做DSP最应该懂得157个问题（回答） 四.5V/3.3V如何混接？ TI DSP的发展同集成电路的发展一样，新的DSP都是3.3V的，但目前还有许多外围电路是5V的，因此在DSP系统中，经常有5V和3.3V的DSP混接问题。在这些系统中，应注意： 1)DSP输出给5V的电路（如D/A），无需加任何缓冲电路，可以直接连接。 2)DSP输入5V的信号（如A/D），由于输入信号的电压>4V，超过了DSP的电源电压，DSP的外部
采用格雷码的FIFO控制模块（verilog）
- 异步FIFO常用于存储、缓冲在两个异步时钟之间的数据传输。在异步电路中，由于时钟之间周期和相位完全独立，因而数据的丢失概率不为零。如何设计一个高可靠性、高速的异步FIFO电路便成为一个难点。本例采用格雷码方式，用verilog语言实现了异步FIFO控制，大大降低误码率，提高了可靠性。
lcd_driver-framebuffer
- 本文研究论述了基于S3C2410 LCD控制器的Linux驱动程序设计与实现，介绍了S3C2410的LCD控制器的数据和控制管脚，并给出了LCD的控制流程和LCD的控制器设置规则，参照TFT-LCD LQ092Y3DG01的逻辑要求和时序要求设计了其驱动电路，设置了主要LCD寄存器；论述了在嵌入式Linux中基于fr a meBuffer机制的LCD驱动程序的实现方法。主要研究了Linux帧缓冲设备驱动程序框架，详细分析了帧缓冲设备驱动
juchibo
- 实验十一 数/模转换器 一、实验目的 了解数/模转换器的基本原理，掌握DAC0832芯片的使用方法。 二、实验内容 1、实验电路原理如图11-1，DAC0832采用单缓冲方式，具有单双极性输入端(图中的Ua、Ub),利用debug输出命令(Out 290 数据)输出数据 给DAC0832，用万用表测量单极性输出端Ua及双极性输出端Ub的电压，验证数字与电压之间的线性关系。 2、编程产生以下波形(从Ub输出，
zhengxuanbo
- 一、实验目的 了解数/模转换器的基本原理，掌握DAC0832芯片的使用方法。 二、实验内容 1、实验电路原理如图36，DAC0832采用单缓冲方式，具有单双极性输入端（图中的Ua、Ub）,利用debug输出命令（Out 290 数据）输出数据给DAC0832，用万用表测量单极性输出端Ｕa及双极性输出端Ｕb的电压，验证数字与电压之间的线性关系。 2、编程产生以下波形（从Ub输出，用示波器观察） (1)锯齿波
CC1100
- CC1100是一种低成本真正单片的UHF收发器，为低功耗无线应用而设计。电路主要设定为在315、433、868和915MHz的ISM（工业，科学和医学）和SRD（短距离设备）频率波段，也可以容易地设置为300-348 MHz、400-464 MHz和800-928 MHz的其他频率。 RF收发器集成了一个高度可配置的调制解调器。这个调制解调器支持不同的调制格式，其数据传输率可达500kbps。通过开启集成在调制解调器上的前向误差校正
SnubbeCircuit
- 缓冲电路（Snubber Circuit）又称为吸收电路。其作用是抑制电力电子器件的内因过电压、du/dt或者过电流di/dt,减小器件的开关损耗。缓冲电路可分为关断缓冲电路和开通缓冲电路。-Snubber circuit (Snubber Circuit) is also known as the snubber circuit. Its role is to curb the power electronic devices is
txunit1
- UART发送TX控制电路设计，以波特率产生器的EnableTX将数据DATAO以LOAD信号将其送入发送缓冲器Tbuff，并令寄存器内容已载有数据而非空出的标志tmpTBufE=0。当同步波特率信号来临时监视是否处于tmpTBufE=0（内有数据）以及tmpTRegE=1（没有数据）。即处于尚未启动发送态则将Tbuff缓冲寄存器 送入传输寄存器Treg内并令tmpTRegE=0（内又送入数据），但因Tbuff已转送入缓冲寄存器TregE
DSPQuestion
- 做DSP最应该懂得157个问题（回答） 四.5V/3.3V如何混接？ TI DSP的发展同集成电路的发展一样，新的DSP都是3.3V的，但目前还有许多外围电路是5V的，因此在DSP系统中，经常有5V和3.3V的DSP混接问题。在这些系统中，应注意： 1)DSP输出给5V的电路（如D/A），无需加任何缓冲电路，可以直接连接。 2)DSP输入5V的信号（如A/D），由于输入信号的电压>4V，超过了DSP的电源电压，DSP的外部
S3C2440A
- 以三星公司的嵌入式微处理器S3C2440A和夏普公司3.5inLCD屏LQ035Q7DH01为基础,设计了显示硬件电路,介绍了帧缓冲设备的处理机制及底层驱动的接口函数,针对本显示系统给出了如何开发其Linux帧缓冲设备驱动程序。-Samsung' s S3C2440A Embedded Microprocessor 3.5inLCD and Sharp Screen LQ035Q7DH01 based on the design
snubber
- PSPice 仿真，针对不同缓冲电路进行仿真，获得不同工况下电路性能情况。-PSPice simulation，used to study the devices and circuit characteristics under different kind of snubber
模拟电路设计经验集结
- 模拟电路设计经验总结2007-12-07 21:05模拟电路的设计是工程师们最头疼、但也是最致命的设计部分，尽管目前数字电路、大规模集 成电路的发展非常迅猛，但是模拟电路的设计仍是不可避免的，有时也是数字电路无法取代的，例如 RF 射频电路的设计！这里将模拟电路设计中应该注意的问题总结如下，有些纯属经验之谈，还望大家多多补充、多多批评指正！... （1）为了获得具有良好稳定性的反馈电路，通常要求在反馈环外面使用一个小电阻或扼流圈给
通信一班三级项目调幅发射机郭子政
- 调幅发射机 主要包括 振荡电路，主振设计，失真反馈 缓冲电路 ，电路图程序都有(The amplitude modulation transmitter mainly includes oscillator circuit, main oscillator design, distortion feedback buffer circuit, and circuit diagram program.)
[CN0301].通用LVDT信号调理电路_cn
- 本电路采用AD698 LVDT信号调理器，包含一个正弦波振荡器和一个功率放大器，用于产生驱动原边LVDT的激励信号。AD698还可将副边输出转换为直流电压。AD8615轨到轨放大器缓冲AD698的输出，并驱动低功耗12位逐次逼近型模数转换器(ADC)。系统动态范围为82 dB，带宽为250 Hz，非常适合精密工业位置和计量应用。(This circuit uses the AD698 LVDT signal conditioner, w