搜索资源列表
DF1
- DF1协议在MVI模块上的通信编程的实现的源码-DF1 agreement MVI module in the Communication Programming on the realization of the source
DF1
- DF1协议在MVI模块上的通信编程的实现的源码-DF1 agreement MVI module in the Communication Programming on the realization of the source
MView
- M8手机图片查看器，支持32位真彩色。支持jpeg，png，bmp，gif等。-M8 mobile phone picture viewer, support for 32-bit True Color. Support jpeg, png, bmp, gif, etc..
VHDL
- 支持十条指令的微处理器 包括add sub mov mvi jmp jz in out sti lda微指令 支持8个寄存器 16位数据总线 地址总线 -Supports 10 microprocessor instructions, including add sub mov mvi jmp jz in out sti lda microinstruction registers support 8 data bus 16-bit a
lv7
- 该处理器的指令系统包括10条指令，分别是 （1）非访存指令 加法指令 ADD Ri,Rj(Ri+Rj->Ri) 减法指令 SUB Ri,Rj(Ri-Rj->Ri) 与指令 AND Ri,Rj(Ri and Rj->Ri) 或指令 OR Ri,Rj(Ri or Rj->Ri) 寄存器传送指 MOV Ri,Rj(Rj->Ri) 立即数传送指令 MVI Ri,X(X->Ri)
cpu
- 一个简单的CPU设计，支持add，sub，mvi，mv四条指令，用Verilog语言编写，在Quratus II上编译通过，仿真正确。-A simple CPU design, support add, sub, mvi, mv four instructions, with the Verilog language, compiled by the Quratus II, the simulation is correct.
zxcpu
- 用VHDL语言设计了一个含10条指令的RISC处理器。假定主存可以在一个始终周期内完成依次读写操作且和CPU同步，系统使用一个主存单元。处理器指令字长16位，包含8个通用寄存器，1个16位的指令寄存器和一个16位的程序记数器。处理器的地址总线宽度16位。数据总线宽度16位，取指和数据访问均在一跳蝻数据总线。处理器支持包含LDA，STA，MOV，MVI，ADD，SUB，AND，OR，JZ，JMP十条指令。其中仅有LDA和STA是访存指令。
CPU-project
- 硬件实验 设计一个给定指令系统的处理器 支持多条指令带进位和不带进位的ADD，SUB，OR, AND, MOV, MVI, STA, LDA, JZ, JMP,清零等等，内有设计报告-Hardware experiment，design a CPU with the command following:SUB，OR, AND, MOV, MVI, STA, LDA, JZ, JMP,clear, and so on.There is a
mvi
- nginx视频点播,源码资源,Source resources-Nginx video on demand, Source resources, the Source of resources