搜索资源列表
44jianpanxianshi
- 4*4键盘显示的4x4键盘识别与显示模块。小键盘中有0~f共16个按键，小键盘和数码管都连接到PLD芯片上，要求：按下哪个按键，数码管就显示哪个数码，松手后仍然显示该数码，直到按动新的按键。显示字符字形如表5-1所示。在此设计中，7段数码管只是个验证工具，因为实际应用中通常是一排数码管，而不是一个数码管。PLD芯片在此主要完成按键识别和显示驱动。
switch
- 四个拨码开关，拨上去对应的前四个LED灯亮，体现了pld io功能的灵活。请把拨码开关右上方的跳线帽跳上，同时拔掉ADC0804的跳线帽。
buzzer
- 现象为蜂鸣器频率的鸣响四个拨码开关，拨上去对应的前四个LED灯亮，体现了pld io功能的灵活。请把拨码开关右上方的跳线帽跳上，同时拔掉ADC0804的跳线帽。
logicdesigforFPGA
- 高级FPGA教学实验指导书－逻辑设计部分.pdf QuatusII5.0 是Altera 公司的最新产品。MaxplusII 是一套非常成功的PLD 开发软件， 虽然QuartusII 已经推出了4 年，并且Altera 宣布不再对MaxplusII 进行升级，但至今仍 有非常多的工程师在使用MaxplusII。 Altera 在QuartusII 中允许将软件界面设置为 MaxplusII 风格，以吸引MaxplusI
tiny16cpu_maxII
- 这个是专门用在ALtera第二代PLD MAXII上的16位微处理器IP核，文档齐全-this is the ALtera devoted second-generation PLD MAXII on the 16-bit microprocessor IP core, complete documentation
用伪随机序列实现加密保护
- 本文讨论了用伪随机序列实现加密保护的原理，方法及可编程逻辑器件（pLD）实现的具体方法，在此基础上 介绍了一种基于FPGA的网络传输信道加密系统。 关键词 网络安全 伪随机序列 加密 FPGA
伪随机序列实现加密保护
- 本文讨论了用伪随机序列实现加密保护的原理，方法及可编程逻辑器件（pLD）实现的具体方法，在此基础上 介绍了一种基于FPGA的网络传输信道加密系统。 关键字 网络安全 伪随机序列 加密 FPGA
ATF16V8B 芯片介绍
- The ATF16V8B is a high performance CMOS (Electrically Erasable) Programmable Logic Device (PLD) which utilizes Atmel’s proven electrically erasable Flash memory technology. Speeds down to 7.5 ns are offered. All speed
tiny16cpu_maxII
- 这个是专门用在ALtera第二代PLD MAXII上的16位微处理器IP核，文档齐全-this is the ALtera devoted second-generation PLD MAXII on the 16-bit microprocessor IP core, complete documentation
fa
- PLD串口实验通信程序,可以实现实验板和PC机之间的数据传送,并显示在LED上-PLD serial communications experimental procedure can be achieved experimental board and the PC data transmission, and the LED display on
fpga 和 cpld入门教程
- 本教程定位于FPGA/CPLD的快速入门。以ALTERA公司的芯片和相应的开发软件为目标载体进行阐述，本教程阐述了ALTERA主要系列芯片PLD芯片的结构和特点以及相应的开发软件MAX和Plusa和Quartus的使用-position in the handbook FPGA/CPLD Quick Start. With Altera's chips and the corresponding development of s
Q7230
- PLD-N分频程序，使用时可以任意修改（VHDL）-PLD--N procedures can be arbitrary use of Laws (VHDL)
44vhdl
- 44个vhdl实例 注1： 含有不可综合语句，请自行修改 注2： 一些PLD只允许I/O口对外三态，不支持内部三态，使用时要注意 注3: 设计RAM的最好方法是利用器件厂家提供的软件自动生成RAM元件，并在VHDL程序中例化-44 VHDL examples Note 1 : Includes an integrated statement, the initiative to revise Note 2 : S
PLDadd
- 关于pld编程笔记的进一步补充。 对前文错误有些纠正，同时补充了一些新的例程 -Programming Notes on pld further added. Right before the text to correct some mistakes, adding a number of new routines
CPLD_CODE1
- ju继续上载CPLD的黄金参考源代码，希望对电子爱好者有所帮助-ju continue on the CPLD gold reference source, and I hope to help e-lovers
fifo_01
- 8位相等比较器，比较8位数是否相等 -- 8-bit Identity Comparator -- uses 1993 std VHDL -- download from www.pld.com.cn & www.fpga.com.cn-eight other phase comparators, Comparing the same whether the median 8-- 8-bit Identity Compara
decode_for_m68008
- -- M68008 Address Decoder -- Address decoder for the m68008 -- asbar must be 0 to enable any output -- csbar(0) : X"00000" to X"01FFF" -- csbar(1) : X"40000" to X"43FFF" -- csbar(2) : X"08000" to X"0AFFF" --
mo0re_FSM
- -- Moore State Machine with explicit state encoding -- dowload from: www.fpga.com.cn & www.pld.com.cn--- Moore State Machine with explicit state encoding-- dowload from : www.fpga.com.cn
FSM02
- 异步复位状态机 -- State Machine with Asynchronous Reset -- dowload from: www.fpga.com.cn & www.pld.com.cn -asynchronous reset state machine-- State Machine with Asynchronou 's Reset-- dowload from : www.fpga.com.cn
BoothMultiplier
- -- Booth Multiplier -- This file contains all the entity-architectures for a complete -- k-bit x k-bit Booth multiplier. -- the design makes use of the new shift operators available in the VHDL-93 std -- this des