搜索资源列表

  1. adder16bit

    0下载：
  2. 16位高速加法器，采用verilog语言编写，已经成功仿真，能够运行

  3. 所属分类：其它资源

    • 发布日期：2008-10-13
    • 文件大小：2205
    • 提供者：modelsims

  1. adder16bit

    0下载：
  2. 16位高速加法器，采用verilog语言编写，已经成功仿真，能够运行-16 high-speed adder using Verilog language has been successful simulation can be run

  3. 所属分类：VHDL编程

    • 发布日期：2024-05-31
    • 文件大小：2048
    • 提供者：modelsims

源码中国 www.ymcn.org