搜索资源列表

  1. crc16_ccitt

    0下载：
  2. crc_table.c is for reset seed( 0000 ) crc_table_1.c is for reset seed( ffff) CRC16_D8_m.v is a verilog module of byte paralle crc. CRC16_D8_m_tb.v is the testbench file of above module. -crc_table.c is for reset se

  3. 所属分类：VHDL编程

    • 发布日期：2024-05-16
    • 文件大小：3072
    • 提供者：樊文杰

源码中国 www.ymcn.org