搜索资源列表
leijiaqi
- 累加器，一个加法器和一个寄存器构成的累加器，其用途是用于DDS技术的相位累加器 -ACC
leijiaqi
- 16位流水线加法累加器，用VHDL语言实现，编译仿真通过。-16-bit pipelined adder accumulator, using VHDL language, compiled simulation through.
leijiaqi
- 累加器 的VHDL语言源程序~-Accumulator accumulator VHDL language source ~
leijiaqi
- 从000000000到11111111其中步进为K（随便设，）逐步增加，每遇到上升沿时进行增加-One step from 000,000,000 to 11,111,111 for the K (casual set,) and gradually increased to increase when the rising edge of each encounter
leijiaqi
- verilog 语言描述的累加器和乘法器-verilog code