搜索资源列表
DDR4 JEDEC standard
- DDR4 SDRAM Specifications from JEDEC STANDARD. ball/signal assignments. The purpose of this Standard is to define the minimum set of requirements for JEDEC compliant 2 Gb through 16 Gb for x4, x8, and x16 DDR4 SDRAM devi
fx3u程序
- CPU STM32F103 程序资源配置: X输入:32路 Y输出:16路 AD模拟量输入:6路,支持0-10V/4-20ma DA输出:2路 232串口:1路 485通讯:2路 CAN总线:1路 支持时钟RTC产品资源描述: 1、2路脉冲输入(X0~X1)或2路AB编码器(AB0:X0、X1和AB1:X3、X4) 2、2路脉冲输出(Y0和Y1,涉及指令PWM、PLSY)? 3、1路232通信(支持编程口协议) 4、2路485通信(支持
best_linear_regression_equation
- 病人有四个指标:X1:凝血值;X2:预后指数(与年龄相关);X3:酶化验值;X4肝功能化验值。54位肝病人术前数据与术后生存时间如表所示.病人生存时间的Box-Cox变换变量Z与X1,X2,X3,X4的线性回归模型是合理的,程序实现了如何选择最优回归方程。(Patients have four indexes: X1: coagulation value; x2: prognosis index (related to age); X3