搜索资源列表
操作系统、死锁检测、VC++
- 操作系统、死锁检测、VC++
杜洋 IR_NEAR 红外 自动 感应 系统 锁存 式 输出
- - 极简电路设计高稳定性感应处理 - 无锁存和锁存双输出多种应用扩展 强光直射和家用电器的红外遥控器的环境中会有干扰，使开关自动跳变，稳定性差。于是这次我重点改进了源程序，加入了强光下、红外遥控器环境下的防干扰算法，让这个红外感应开关非常稳定，不再受任何干扰了。 另外对程序的改进，让这次的制作省去了一条导线，制作更简单，只需要单片机、红外传感器、LED指示灯、电池和面包板。HEX文件已经更新发布（IR_NEAR_V2），敬请下
单片机控制下的锁相频率合成器的设计
- 介绍了采用单片机进行锁相频率合成的技术
挂机锁
- 挂机锁源文件！使用VC++编写
锁相环的MATLAB的仿真程序
- 锁相环的详细仿真程序
verilog全数字锁相环pll
- verilog全数字锁相环，用VERILOG语言实现的数字锁相环P-VERILOG language with the digital phase-locked loop PLL
32位智能锁开发文档
- 32位智能锁开发文档
全数字锁相环
- 详细介绍数字锁相环的工程
锁相环技术
- 国外经典教材锁相环技术
死锁检测与解除的程序
- 操作系统中的关于死锁的检测算法与死锁的解除算法。
利用读写锁保持线程同步
- 利用读写锁保持线程同步-Read-write lock to maintain the use of thread synchronization
死锁
- 模拟操作系统的进程死锁-simulated the process of operating system Deadlock
锁相环计算
- 这是我编写的计算锁相环分频数的一个工具-This is my calculation prepared by the sub- PLL frequency of a tool
数字锁相环
- PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF-digital phase-locked loop PLL design source, in which Fi is the input frequency (receive data), Fo (Q5) i
电子锁
- 电子锁，编程输入密码，密码输入正确时，点阵显示ok字样。-electronic locks, programming password, the password correctly, the word dot-matrix display ok.
数字锁相环设计源程序
- PLL是数字锁相环设计源程序, 其中, Fi是输入频率(接收数据), 数字锁相技术在通信领域应用非常广泛，本例用VHDL描述了一个锁相环作为参考，源码已经调试过。编译器synplicty.Fo(Q5)是本地输出频率. 目的是从输入数据中提取时钟信号(Q5), 其频率与数据速率一致, 时钟上升沿锁定在数据的上升和下降沿上；顶层文件是PLL.GDF-digital phase-locked loop PLL design source, i
数字锁相环dll_code
- 通信系统中，信号捕获和同步的数字锁相环的MATLAB仿真程序-communications systems, signal acquisition and synchronization of digital PLL MATLAB simulation program
复件 数字锁相环程序
- 数字锁相环DPLL源程序，用cpld编写，展开后文件比较多，大家请耐心使用。谢谢，多多支持-DPLL source with cpld prepared after the start of more documents, please use patience. Thank you, the generous support!
死锁检测算法C++
- 操作系统的死锁检测算法， VC++调试通过-operating system Deadlock Detection Algorithm, debugging through VC
锁住键盘源程序
- 可将键盘锁住,源码不是本人编写的,希望此程序对大家有所帮助!-keyboard can be locked, the source code is not my prepared in the hope that this procedure to help you!