搜索资源列表
单片机除法
- 这是一个在51单片机上用汇编实现的除法程序。-This one of the 51 Series MCU used to achieve the division procedures.
16位二进制PIC除法子程序
- 16位二进制PIC除法子程序-16 binary division subroutine PIC
除法32
- 基于５１单片机的３２位除法程序-based on the 32-bit microcontroller division procedures
51对字节汇编除法程序
- ;----------------------------------------------- ;多字节十进制除法子程序CDIV ;入口：RO指向被除数2n字节压缩BCD码高位， ;R1指向除数n字节压缩BCD码高位，R3=n ;结果：商数压缩BCD码放入R0~(R0+2n)指向的2n个字节中， ;余数压缩BCD码放入(R0-n)~R0指向的n个字节中 ;使用A，R0，R1，R2，R3，R4，R6，R7，影响CY，CY=1
背景减除法-三帧法-高斯背景建模法运动检测-VC
- 背景减除法-三帧法-高斯背景建模法运动检测-VC
16位二进制PIC除法子程序
- 16位二进制PIC除法子程序-16 binary division subroutine PIC
除法32
- 基于５１单片机的３２位除法程序-based on the 32-bit microcontroller division procedures
除法
- 32比特整数与16比特整数相除的一种方法-32-bit integer and 16-bit integer eliminate a method
16_16DIV
- 多位数除法程序，满足在单片机编程中对除法程序的需要，解决了单片机指令无除法程序的缺点，而且本程序不限制位数。-over the median divider, which meets in MCU Programming division procedures to the needs of SCM solutions division procedures directive without shortcomings, but the
subr
- VHDL 8位无符号除法器 试验报告 计算前在A和B端口输入被除数和除数，然后在Load线上送高电平，把数据存到除法计算电路内部，然后经过若干个时钟周期，计算出商和余数，并在C和D端输出。 其实现方法是，将除法器分为两个状态：等待状态与运算状态。 开始时除法器处于等待状态，在该状态，在每一时钟上升沿，采样Load信号线，若是低电平，则仍处于等待状态，如果采样到高电平，除法器读取A，B数据线上的输入数据，保存到内部寄存器a_r
ha0014s
- MCU加、减、乘、除法,包含单字节到多字节，可直接调用-MCU, plus or minus, multiplication and division, including more single-byte to byte can be called directly
定点运算器
- 实现二进制定点运算: 1.定点整数补码加法 2.定点整数补码减法 3.定点小数Booth补码一位乘法 4.定点小数原码一位除法（加减交替法） 5.定点小数补码一位除法（加减交替法） 6.定点小数原码一位乘法 7.定点小数原码两位乘法 8.定点整数原码乘法 9.定点整数原码除法-achieve binary fixed point operations : 1. Sentinel integra
单片机除法
- 这是一个在51单片机上用汇编实现的除法程序。-This one of the 51 Series MCU used to achieve the division procedures.
C51div
- 一种实用的单片机多字节除法算法以及实现的汇编源代码。稍加改动就能作为子程序调用。相对实用。-a practical multi-byte microcontroller division algorithm and the realization of the compilation of source code. Little changes can serve as a subroutine call. Relative pract
200632146671689
- 基于vhdl在FPGA中实现高精度快速除法-based on the FPGA VHDL precision rapid division
DDIV4
- 适用于单片机自己编写的汇编程序，考虑了双字节可进行4舍五入的除法，完全版，通过验证。-apply to the preparation of a compilation of their own procedures, consider the double byte can be four to five homes in the division, Complete, through certification.
DIV24_16
- div24_16 8051 div24_16 除法源碼-div24_16 8051 div24_16 division FOSS
verilog_Divide
- 这是我下的一个用verilog实现的除法代码-This is the one I use to achieve the verilog code division
Project23背景减除法
- 通过背景减除法实现目标与背景的分离，并且可以对单目标进行跟踪(The background subtraction method is used to separate the target from the background, and the single target can be tracked)
verilog中有符号整数说明及除法实现
- 说明了verilog中如何处理符号数的除法(verilog signed divided)