查看会员资料

用 户 名：孙*

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. vhdl_clock

    0下载量：
  2. VHDL数字钟设计程序 设计要求 基本要求： 1、24小时计数显示； 2、具有校时功能（时，分） ； 附加要求： 1、实现闹钟功能（定时，闹响）；-VHDL digital clock design process design requirements for the basic requirements: 1,24 hours count display 2, with a school function (hours, minute

  3. 所属分类：VHDL编程

    • 发布日期：2025-07-06
    • 文件大小：7168

源码中国 www.ymcn.org