查看会员资料

用 户 名：小*

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. AS_FIFO_DESIGN_Verilog

    0下载量：
  2. 使用Verilog硬件描述语言完成了一个异步FIFO的设计，供相关硬件开发人员参考。-Verilog hardware descr iption language used to complete an asynchronous FIFO design, hardware development for the relevant reference.

  3. 所属分类：VHDL编程

    • 发布日期：2025-06-05
    • 文件大小：3072

源码中国 www.ymcn.org