查看会员资料

用 户 名：yasir******

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. ADC_INTERFACE

    0下载量：
  2. it is a verilog code written for MAX1886 ADC interin modelsim simulator and it will synthesize in xinlix ise 8.2i.i have tested it om my kit. -it is a verilog code written for MAX1886 ADC interin modelsim simulator and it will synthesize in xinlix i

  3. 所属分类：VHDL编程

    • 发布日期：2025-07-21
    • 文件大小：6144

源码中国 www.ymcn.org