查看会员资料

用 户 名：王**

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. clk_div.vhd

    0下载量：
  2. 实现对时钟信号的技术分频，程序简单易懂，对于初学VHDL者来说，提供了一个良好的方法。-Implementation of the clock signal frequency technology, the program easy to understand, for the beginner who VHDL, provides a good approach.

  3. 所属分类：VHDL编程

    • 发布日期：2025-07-23
    • 文件大小：1024

源码中国 www.ymcn.org