查看会员资料

用 户 名：simeo******

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. FIR

    0下载量：
  2. 用verilog设计的FIR滤波器。滤波器需要很快的处理速度，所以采用了wallace树算法，超前进位加法器-The FIR filter is designed with verilog. To improve the process speed, wallace tree and fast-carrylook-aheadarithmetic were used.

  3. 所属分类：VHDL编程

    • 发布日期：2025-06-21
    • 文件大小：324608

源码中国 www.ymcn.org