查看会员资料

用 户 名：qweq*****

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. InterefacingPS2Keyboard

    0下载量：
  2. FPGA/keyboard interface is shown in figure 1. When the FPGA “reads” the Data or Clock inputs both PS2Data_out and PS2Clk_out are kept low which puts the tri-state buffers in high impedance mode. When the FPGA "writes" a logic 0 on an output, the

  3. 所属分类：VHDL编程

    • 发布日期：2025-06-27
    • 文件大小：432128

源码中国 www.ymcn.org