查看会员资料

用 户 名：w**

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. recover

    0下载量：
  2. VHDL设计的HDB3的译码器，采用了四位移位寄存器来判断之前码元1/0，造成输出有5位时延。-VHDL design of HDB3 decoder, using four yards before the shift register to determine the yuan 1/0, resulting in output has five delay.

  3. 所属分类：VHDL编程

    • 发布日期：2025-06-03
    • 文件大小：132096

源码中国 www.ymcn.org