查看会员资料

用 户 名：Ston*****

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. clock

    0下载量：
  2. 多功能数字钟Verilog HDL的源码，能够整点报时，报整点数，设定任意时刻闹钟，低音高音两种频率。-Multi-function digital clock Verilog HDL source code, set the alarm clock at any time, bass treble two frequencies. It s for FPGA.

  3. 所属分类：VHDL编程

    • 发布日期：2025-06-18
    • 文件大小：984064

源码中国 www.ymcn.org