查看会员资料

用 户 名：陈*

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. fpga_led_clock

    0下载量：
  2. 最近用verilog编写的数字时钟显示代码，已在FPGA开发板上跑过。-Recently prepared with digital clock display verilog code ran in FPGA development board.

  3. 所属分类：VHDL编程

    • 发布日期：2025-05-30
    • 文件大小：1024

源码中国 www.ymcn.org