查看会员资料

用 户 名：姚**

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. my_reg

    0下载量：
  2. D触发器，Verilog实现，配有实验说明文档。-D flip-flop, Verilog implementation, with experimental documentation.

  3. 所属分类：VHDL编程

    • 发布日期：2025-06-02
    • 文件大小：867328

源码中国 www.ymcn.org