查看会员资料

用 户 名：Bert****

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. FPGA-clock

    0下载量：
  2. 基于VHDL的时钟设计（de2开发平台），内含源代码，各模块的时序仿真图，结构原理图，以及完成报告。供大家参考学习。-VHDL-based clock design (de2 development platform), contains the source code, simulation charts of each module, structure diagram, and the mission report. For reference study.

  3. 所属分类：VHDL编程

    • 发布日期：2025-06-30
    • 文件大小：3565568

源码中国 www.ymcn.org