查看会员资料

用 户 名：y*

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. div_k

    0下载量：
  2. 此程序实现时钟的1/k分频，输入为一个复位信号rst_n,一个时钟信号clk，一个参数k；输出out为一个占空比为50 的时钟，频率为clk的1/k -this verilog programme divid the clock to 1/k in fluquency.

  3. 所属分类：VHDL编程

    • 发布日期：2025-07-25
    • 文件大小：8192

源码中国 www.ymcn.org