查看会员资料

用 户 名：liuni******

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. alarm

    0下载量：
  2. 用Verilog语言描述一个定时器的设计，该定时器具有闹表，定时，和正常时间显示的功能- It designs a clock by Verilog

  3. 所属分类：VHDL编程

    • 发布日期：2025-05-28
    • 文件大小：718848

源码中国 www.ymcn.org