查看会员资料

用 户 名：左**

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. ddr2_test

    0下载量：
  2. 一个用Verilog写的DDR2的控制器（我们项目是在Altera的FPGA）成功仿真，并且使用到了项目中控制DDR2-A written using Verilog DDR2 controller (our project in Altera' s FPGA) successful simulation, and used to control the DDR2 in project

  3. 所属分类：VHDL编程

    • 发布日期：2025-07-19
    • 文件大小：10875904

源码中国 www.ymcn.org