查看会员资料

用 户 名：SEED*****

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. ModelsimVerilogWatch

    0下载量：
  2. Stopwatch Design - ModelSim Vlog Tutorial Required Software: - Model Technology Modelsim 5.4a - Xilinx Development System 3.1i CONTROLS Inputs: * CLK -System clock for the Watch design. * STRTSTOP -Starts and stops the stoopwatch

  3. 所属分类：VHDL编程

    • 发布日期：2025-06-14
    • 文件大小：39936

源码中国 www.ymcn.org