查看会员资料

用 户 名：lacr*****

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. MUX16

    0下载量：
  2. 基于VerilogHDL的简易的16位以为累加乘法器，包括乘法器模块和测试模块，已经通过仿真测试。-Based on the simple VerilogHDL that the cumulative 16-bit multiplier, including the multiplier module and test module has been tested by simulation.

  3. 所属分类：VHDL编程

    • 发布日期：2025-07-01
    • 文件大小：1024

源码中国 www.ymcn.org