查看会员资料

用 户 名：uyuy****

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. Reg16

    0下载量：
  2. 寄存器组的原理实现，16位，Verilog语言实现，仿真成功。-Register realization of the principle, 16, Verilog language, the simulation successfully.

  3. 所属分类：VHDL编程

    • 发布日期：2025-06-01
    • 文件大小：390144

源码中国 www.ymcn.org