查看会员资料

用 户 名:Y**

转帐 | 发送消息
  • Email:
    用户隐藏
  • Icq/MSN:
    qq
  • 电话号码:
  • Homepage:
  • 会员简介:
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. SRAM_controller_of_FPGA

    0下载量:
  2. 视频处理源码,使用pdf格式输出,用的时候自解压,然后拷贝黏贴就行了。-`timescale 1ns/1ns module asyn_fifo(clk_wr,wr_en,clk_rd,rd_en,rst,din,full,empty,dout) input clk_wr,wr_en,clk_rd,rd_en,rst input[7:0] din output full,empty output[7:0] dout reg full_temp,empty_temp
  3. 所属分类:VHDL编程

    • 发布日期:2025-06-25
    • 文件大小:59392

源码中国 www.ymcn.org