查看会员资料

用 户 名：孙*

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. full_adder

    0下载量：
  2. 用verilog在半加器的基础上实现了全加器，方法简单巧妙，对于FPGA入门学习很有帮助-In the half adder using verilog on the basis of a full adder, simple and clever, very helpful for the FPGA Starter

  3. 所属分类：VHDL编程

    • 发布日期：2025-06-09
    • 文件大小：273408

源码中国 www.ymcn.org