查看会员资料

用 户 名：张**

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. Rake_Receiver

    1下载量：
  2. 用Verilog HDL语言实现一个Rake接收机的最大比合并准则，其中3路输入数据是并行相关输出-Verilog HDL language with a Rake receiver maximum ratio combining criteria, of which 3 related to the parallel input data is output

  3. 所属分类：VHDL编程

    • 发布日期：2025-06-23
    • 文件大小：1024

源码中国 www.ymcn.org