查看会员资料

用 户 名：Che***

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. yt7132_clock

    0下载量：
  2. 用VHDL语言编写的12/24小时时钟，利用EDA系统软件QuartusII环境下基于FPGA/CPLD的数字系统设计方法-VHDL language with the 12/24 hour clock, the use of EDA software QuartusII environment based on FPGA/CPLD design of digital system

  3. 所属分类：VHDL编程

    • 发布日期：2025-07-19
    • 文件大小：2106368

源码中国 www.ymcn.org