查看会员资料

用 户 名：严*

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. Verilog_USB_IN

    0下载量：
  2. USB in 模型，作为输入，包括基于Altera的工程、源码、固件，使用Verilog-USB in model, as input, including the Altera-based project, source code, firmware, Verilog

  3. 所属分类：VHDL编程

    • 发布日期：2025-06-08
    • 文件大小：365568

源码中国 www.ymcn.org