查看会员资料

用 户 名：yn***

转帐 | 发送消息
  • Email：
    用户隐藏
  • Icq/MSN：
    qq
  • 电话号码：
  • Homepage：
  • 会员简介：
    这家伙很懒,什么都没留下!

最新会员发布资源

  1. Writing-Testbenches-using-System-Verilog.tar

    0下载量：
  2. Writing Testbenches Using SystemVerilog offers a clear blueprint of a verification process that aims for first-time success using the SystemVerilog language. From simulators to source management tools, from specification to functional coverage, from

  3. 所属分类：VHDL编程

    • 发布日期：2025-06-25
    • 文件大小：2775040

源码中国 www.ymcn.org